nonblocking assignment(<=)的使用方法

看完blocking assignment後，再來看看何謂nonblocking assignment吧！verilog跟一般寫程式最大的其中一個差異點就是，硬體描述語言有同時性(concurrently)的情況，簡單的講就是假設你寫了三行程式，verilog可以讓這三行程式同時執行，或許你會講，現在的程式不是都是多工在執行嗎？同時跑一堆程式呀，但是你如果以微觀的角度來看，其實同一個時間點，CPU還是只有執行一道指令的。而verilog的nonblocking assignment的用法就是用來描述這種情況。
好啦，我們再拿Verilog數位電路設計-範例寶典的範例來介紹吧！

底下有兩段程式
－－－－－－－－－－－－－－－－
第一個範例
begin
q_a1_reg <= #1 data;
q_a2_reg <= #1 q_a1_reg;
q_a3_reg <= #1 q_a2_reg;
end
－－－－－－－－－－－－－－－－
第二個範例
begin
q_b3_reg <= #1 q_b2_reg;
q_b2_reg <= #1 q_b1_reg;
q_b1_reg <= #1 data;
end
－－－－－－－－－－－－－－－－
我們一直在講同時執行程式，所以囉！範例一跟範例二會產生出一樣的結果
我們來看看它所代表的硬體線路吧！再看看下圖是ModelSim跑的模擬結果有沒有對blocking vs nonblocking有更進一步的了解了呢？